【命题要点】计算机中数据的表示及运算：计算机中数据的表示、机器数运算。计算机组成：计算机部件（运算器、控制器、存储器、I/O设备）、处理器的性能。存储器：存储介质（半导体存储器、磁存储器、光存储器）、主存（类型、容量和性能）、 主存配置（交叉存取、多级主存）、辅存（容量和性能〕、存储系统（虚拟存储器、高速 缓冲存储器）。输入输出结构和设备：I/O接口控制方式（中断、DMA、通道），常用接口（SCSI、RS232、USB、IEEE1394、红外线接口），输入输出设备类型和特征。指令系统：指令的分类、操作码、寻址方式、CISC、RISC。提示：本章在最近几次考试中一般占4题左右，重点考查指令流水线、高速缓冲存储器Cache、CPU 的组成等内容。系统可靠性在最近4次考试中没有出现。校验码是“数据通信基础” 一章中的重点内容，本章只作简单的介绍。【考点1】计算机中数据的表示及运算一、机器数和码制各种数据在计算机中的表示形式称为机器数，其特点是采用二进制计数制，数的符号用0、1表示，小数点则隐含表示而不占位置。真值是机器数所代表的实际数值。机器数有无符号数和带符号数两种。无符号数表示正数，没有符号位。对无符号数，若约定小数点的位置在机器数的最低位之后，则是纯整数；若约定小数点位置在最高位之前，则是纯小数。 带符号数的最高位是符号位，其余位表示数值，同样，若约定小数点的位置在机器数的最低位之后，则是纯整数；若约定小数点位置在最高数值位之前（符号位之后），则是纯小数。为方便运算，带符号的机器数可采用原码、反码和补码等不同的编码方法，这些编码方法称为码制。1.原码表示法数值X的原码记为[X]原 ，最高位为符号位,表示该数的符号，“0”表示正数，“1”表示负数，而数值部分仍保留着其真值的特征。2.反码表示法反码的符号的表示法与原码相同。正数的反码与正数的原码形式相同；负数的反码符号位仍为1，数值部分通过将负数原码的数值部分各位取反（0变1，1变0）得到。3.补码表示法正数的补码与原码相同。负数的补码是反码末位+1 (丢弃最高位向上的进位），它是最适合进行数字加减运算的数字编码。二、定点数与浮点数1.定点数定点数是小数点的位置固定不变的数。通常采用两种简单的约定：将小数点的位置固定在数据的最高位之前，或者固定在最低位之后。前者为定点小数，后者为定点整数。当数据小于定点数能表示的最小值时，计算机将它们作0处理,称为“下溢”；太于定点数能表示的最大值时，称为 “上溢”，统称为“溢出”。2.浮点数一个机器浮点数由阶码和尾数及其符号位组成，如图1-1所示。 其中：尾数决定精度，阶码决定表示范围，最适合表示浮点数阶码的数字编码是移码。为了在尾数中表示最多的有效数据位，以及数据表示的唯一性，将尾数的绝对值限制在区间[0.5,1]，当尾数（M)用补码表示时，有两种形式:M≥0,尾数规格化的形式：M=0.1X…X 。M<0，尾数规格化的形式：M=1.0X…X。例如，数110.011(B)=+0.110011╳2+11 (规格化尾数)=011001IX 2011 (机器数格式)表示为：0110110011三、机器数的运算1.机器数的加减运算在计算机中，通常只设置加法器，减法运算要转换为加法运算来实现。机器数的加、减法运算一般用补码来实现，其运算方法如下： [X±Y]补→[X] 补+[±Y] 补2.机器数的乘除运算在计算机中实现乘除运算，主要有3种方法：(1)纯软件方案，乘除运算通过程序来完成。该方法速度很慢。(2)通过增加少量的实现左右移位的逻辑电路来实现。(3)通过专用的硬件阵列乘法器（或除法器）来实现。3．浮点运算(1)浮点加减运算完成浮点数加减法有5个基本步骤：对阶、尾数加减、规格化、舍入和检查溢出。(2)浮点乘除运算浮点数相乘：其积的阶码等于两乘数的阶码之和，尾数等于两乘数的尾数之积，数符由两乘数的数符按逻辑异或求出。浮点数相除：其商的阶码等于被除数的阶码减去除数的阶码，尾数等于被除数的厚数除以除数的尾数,数符由两除数的数符按逻辑异或求出。四、校验码通常使用校验码的方法来检测传送的数据是否出错。基本思想是把数据可能出现的编码分为两类:合法编码和错误编码。合法编码用于传送数据，错误编码是不允许在数据中出现的编码。校验码中有一个重要概念是码距。所谓码距，是指一个编码系统中任意两个合法编码之间至少有多少个二进制位不同。1.奇偶校验码奇偶检验通过在编码中增加一位来使编码中1的个数为奇数（奇校验）或者为偶数（偶校验）,从而使码距变为2。对于奇（偶）校验码，能检查出代码信息中奇（偶）数位出错的情况，而错在哪些位却不能检查出来。也就是说它只能发现错误，但不能校正错误。奇偶校验能够发现大约50%的突发错误。若有奇数个比特位改变了，奇偶校验就能够检测出该错误;若有偶数个比特位改变了，奇偶校验就不能够检测出该错误。对于计算机网络来说，50%的准确率是不够的。2.海明码海明码是利用奇偶性来检错和校验的方法。其构成方法是：在数据位之间插入k个校验位,通过扩大码距来实现检错和纠错。3.循环冗余校验码循环冗余校验码化见(CRC)由两部分组成，左边为信息码（数据），右边为校验码。若CRC码的字长为n,信息码占k位，则校验码就占n-k位。校验码是由信息码产生的，校验位越长，校验能力就越强。在求CRC编码时，采用的是模2运算。【试题1-1】 2013年5月真题5-6地址编号从80000H到BFFFFH且按字节编址的内存容量为（5）KB，若用16K X4bit的存储器芯片构成该内存，共需多少(6)片。(5)A.128 B.256 C.512 D.1024(6)A.8 B.16 C.32 D.64解 析：地址编号从80000H到BFFFFH且按字节编址的内存容量是3FFFFH,即为262144B=256KB。若用16X4bit的存储器芯片构成该内存，共需多少256/8=32片。【答案：(5) B (6) C】【试题1-2】 2013年11月真题3若计算机存储数据采用的是双符号位(00表示正号、11表示负号），两个符号相同的数相加时，如果运算结果的两个符号位经 (3) 运算得1，则可断定这两个数相加的结果产生了溢出。A.逻辑与 B.逻辑或C.逻辑同或 D.逻辑异或解析：计算机运算溢出检测机制，采用双符号位，00表示正号，11表示负号如果进位将会导致符号位不一致，从而检测出溢出。结果的符号位为01时，称为上溢；为10时，称为下溢。如果运算结果的两个符号位经逻辑异或运算得1，则可断定这两个数相加的结果产生了溢出。【答案：（3）D】【试题1-3】 2012年11月真题3以下关于数的定点表示或浮点表示的叙述中，不正确的是（3）。A.定点表示法表示的数（称为定点数）常分为定点整数和定点小数两种.B.定点表示法中,小数点需要占用一个存储位 .C.浮点表示法用阶码和尾数来表示数，称为浮点数 .D.在总位数相同的情况下，浮点表示法可以表示更大的数解 析：实际处理的数既有整数部分又有小数部分，根据小数点位置是否固定，分为两种表示格式：定点格式和浮点格式。计算机中的小数点是虚的，所以不占用存储空间。【答案：(3)B】【试题1-4】 2010年5月真题5若某整数的16位补码为FFFFH(H表示十六进制),则该数的十进制值为(5)。A.0 B.-1 C 216-1 D. -216-1解析：负数的补码：符号位为1，其余位为该数绝对值的原码按位取反，然后整个数加1。-1的原码1000000000000001，-1的反码为1111111111111110，因此-1的补码为 1111111111111111=FFFF。【答案：(5)B】【试题1-5】 2010年11月真题2若计算机采用8位整数补码表示数据，则 (2) 运算将产生溢出。A.-127+1 B.-127-1 C.127+1 D.127-1解析：8位整数补码的表示范围为-128～+127。[-128]补=10000000，［127］补=01111111。对于选项C中, 很明显127+1=128超过了8位整数的表示范围。我们也可以通过计算来证明： 两个正数相加的结果是-128，产生错误的原因就是溢出。【答案：（2）C】【考点1.2】计算机组成和中央处理器一、计算机组成计算机主要由中央处理器、存储器和输入/输出设备组成，如图1-2所示。 图1-2计算机组成二、中央处理器中央处理器，即CPU，是运算器和控制器的合称。1.CPU的功能（1）程序控制：通过执行指令来控制程序的执行顺序。（2）操作控制：一条指令功能的实现需要若干操作信号来完成，CPU产生每条指令的操作信号并将其送往不同的部件，控制相应部件的操作。（3）时序控制：CPU通过时序电路产生的时钟信号进定时，以控制各种操作按指定时序进行。（4）数据处理：完成对数据的加工处理。2.CPU的组成微处理器是计算机的核心部件，包括运算器、控制器、寄存器组3大部分，一般被集成在一个大规模集成芯片上，具有计算、控制、数据传送、指令译码及执行等重要功能，它直接决定了计算机的主要性能。各主要功能部件介绍如下。（1）运算器运算器主要完成算术运算、逻辑运算和移位操作，主要部件有算术逻辑单元ALU、累加器ACC、标志寄存器、寄存器组、多路转换器和数据总线等。（2）控制器控制器实现指令的读入、寄存、译码和在执行过程有序地发出控制信号。控制器主要由指令寄存器IR、程序计数器PC、指令译码器、状态/条件寄存器、时序产生器、微操作信号发生器组成。程序计数器：当程序顺序执行时，每取出一条指令，程序计数器的内容自动增加一个值， 指向下一条要取的指令。指令寄存器：用于寄存当前正在执行的指令。指令译码器：用于对当前指令进行译码。状态/条件寄存器：用于保存指令执行完成后产生的条件码。另外还保存中断和系统工作状态等信息。时序产生器：用于产生节拍电位和时序脉冲。微操作信号发生器：根据指令提供操作信号，时序产生器提供时序信号。（3）寄存器寄存器用于暂存寻址和计算过程的信息。CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。累加器：是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果。通用寄存器组：是CPU中的一组工作寄存器。运算时，用于暂存操作数或地址。标志寄存器：也称状态寄存器，它用于记录运算中产生的标志信息。指令寄存器：用于存放正在执行的指令。地址寄存器：包括程序设计器、堆栈指示器、变址寄存器、段地址寄存器等。其他寄存器： 如用于程序调试的“调试寄存器”、用于存储管理的“描述符寄存器”等。三、流水线技术1.流水线技术原理流水线技术把CPU的一个操作进一步分解成多个可以单独处理的子操作（如取指令、指令译码、取操作数、执行），使每个子操作在一个专门的硬件站上执行，这样一个操作需要顺序地经过流水线中多个站的处理才能完成。在执行的过程中，前后连续的几个操作可以依次流入流水线在和个站间重叠执行。其工作原理如图1-3所示 图1-3流水线技术2.流水线处理机的主要指标设某流水线技术分为n个基本操作，操作时间分别是 (1)操作周期：取决于基本操作时间最长的一个。即操作周期为 (2)吞吐率：流水线的吞吐率为 (3)流水线的建立时间：第一条指令完成的时间 (4)执行饥条指令时间： 或 【试题1-6】 2013年11月真题2指令寄存器的位数取决于(3)。A.存储器的容量 B.指令字长C.数据总线的宽度 D.地址总线的宽度解析：指令寄存器(IR,Instruction Register) 存放当前从主存储器读出的正在执行的一条指令。当执行一条指令时，先把它从内存取到数据寄存器(DR,Data Register)中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。因此,指令寄存器的位数取决于指令字长。【答案：⑵ B】【试题1-7】 2012年11月真题1在CPU中，(1)不仅要保证指令的正确执行，还要能够处理异常事件。A.运算器 B.控制器 C.寄存器租 D.内部总线解析：运算器主要完成算术运算、逻辑运算和移位操作；控制器用于实现指令的读入、寄存、译码和 在执行过程中有序地发出控制信号；寄存器用于暂存寻址和计算过程中的信息。【答案：（1）B】【试题1-8】 2012年11月真题4 X、Y为逻辑变量，与逻辑表达式 等价的（4）。 解析：若X为真，则 的值为真，若X为假，则 的值取决于Y的逻辑值；符合题意的只有X+Y。【答案：⑷ D】【试题1-9】 2011年5月真题1在CPU中用于跟踪指令地址的寄存器是 (1）。A.地址寄存器（MAR） B.数据寄存器（MDR）C.程序计数器（PC） D.指令寄存器（IR）解析：程序计数器是用于存放下一条指令所在单元的地址的地方。【答案:⑴ C】【试题1-10】 2010年11月真题3编写汇编语言程序时，下列寄存器中，程序员可访问的是（3）。 、A.程序计数器（PC） B.指令寄存器（IR）C.存储器数据寄存器（MDR） D.存储器地址寄存器（MAR）解析：为了保证程序能够连续地执行下去，CPU必须具有某些手段来确定一条指令的地址。程序计数器PC的作用就是控制下一指令的位置，包括控制跳转。 【答案：(3) A 】【试题1-11】 2011年11月真题1若某条无条件转移汇编指令采用直接寻址，则该指令的功能是将指令中的地址码送入（1）。A.PC（程序计数器） B.AR（地址寄存器） ：C.AC(累加器） D.ALU（算逻运算单元）解析：程序计数器是甩于存放下一条指令所在单元的地址的地方。单片机及汇编语言中常称作PC（program counter）。为了保证程序(在操作系统中理解为进程)能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对PC加1。当程序转移时，转移指令执行的最终结果就是要改变PC的值，此PC值就是转去的地址，以此实现转移。有些机器中也称PC为指令指针IP(Instruction Pointer) 【答案：⑴ A】【考点1.3】存储系统―、存储器的层次结构大多数计算机都采用3层存储器层次结构，如图1-4所示。但一些简单的计算机没有高速缓存。 图1-4存储器的层次结构二、主存储器主存储器简称内存或主存，用来存放当前正在使用或随时要使用的数据和程序，CPU可直接访问。1.主存的种类主存一般由RAM和ROM这两种工作方式的存储器组成，其绝大部分存储空间由RAM构成。（1）RAM随机存储器：也叫读写存储器，内容可改变，在加电时可随时向存储器中写或读信息，一旦停电则信息全部丢失。它可分两类: 静态化RAM（SRAM）:利用触发器的两个稳态来表示所存储的“0”和“1”，不需要周期性地刷新。 动态RAM（DRAM）:用半导体器件中分布电容上有无电荷来表示“1”和“0”。因为保存在分布电容上的电荷会随着电容器的漏电而逐渐消失，所以需要周期性地给电容充电， 称为刷新。（2）ROM只读存储器：所存储的信息由生产厂家在生产时一次性写入，使用时只能读出而不 能写入，断电后信息不会丢失。2.主存的组成主存储器一般由地址寄存器、数据寄存器、存储体、控制线路和地址译码电路等部分组成， 如图1-5所示。 图1-5主存储器结构框图（1）地址寄存器（RAM）：用来存放要访问的存储单元的地址码，其位数决定了其可寻址的存储单元的个数M，即M=2N（2）数据寄存器（MDR）：用来存放要写入存储体中的数据或从存储体中读取的数据。（3）存储体：存放程序和数据的存储空间。（4）译码电路：根据地址译码器中的地址码在存储体中找到相应的存储单元。 （5）控制线路：根据读写命令控制主存储器各部分的相应操作。3.性能指标（1）存储容量：每个内存储单元都有一个地址，对内存的读、写操作都要给出地址来选择具体单元。在微机系统中内存是以字节作为一个单元的，在不同字长的系统中，一次可以对2个、4 个或8个单元访问。存储容量的表示：用字数或字节数（B）来表示，如64KB、512KB、10MB。外存中为了表示更大的存储容量，釆用MB、GB、TB等单位。其中1KB=210B，1MB=220B，,1GB=230B，1TB=240B。B表示字节，一个字节定义为8个二进制位，所以计算机中一个字的字长通常为8的倍数。（2）存取时间：从启动一次存储器操作到完成该操作所经历的时间。（3）存储周期：连续启动两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 通常，存储周期略大于存储时间，其时间单位为ns。（4）存储器带宽：每秒钟能访问的bit数，记作Bm。设每个存取周期存取数据位为Wb，则Bm=Wb/Tm4.存储器的构成由于存储器芯片的容量是有限的，在字数或字长方面与实际存储器的要求都有很大差距，可 以通过字向和位向两方面进行扩充。假设一个存储器的容量为M*N位，若使用m*n位的芯片(m≤M,n≤N)，此时共需要 (M/m）*(N/n)个存储器芯片。三、相联存储器相联存储器(CAM)是一种按内容寻址的存储器。其工作原理就是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一单元进行比较,找出存储器中所有与关键字相同的数据。四、Cache1.Cache的基本原理Cache即高速缓冲存储器，为了解决CPU和主存之间速度匹配问题而设置。它是介于CPU和主存之间的小容量存储器，存取速度比主存快。其改善系统性能的依据是程序的局部性原理。提示：CPU运行程序的过程是周而复始地取出指令，解释指令和执行指今的过程。在一段相对较短的时间内，CPU执行程序所使用的内存单元是相对集中或小批簇集于相邻的存储单元中。例如执行循环程序，会重复地使用到某一存储空间的指令，这就是CPU运行程序的局部性原理。CPU每次访问存储器时，都先访问高速缓存，若访问的内容在高速缓存中，访问到此为止； 若不然，再访问主存储器，并把有关内容及相关数据块取入高速缓存。这样，如果大部分针对高速缓存的访问都能成功，则在主存储器容量保持不变的情况下,访存速度可接近高速缓存的存取速度， 这无疑可提高微机的运行速度。2.Cache的组成Cache主要由两部分组成：控制部分和存储器部分。Cache存储器部分用来存放主存的部分拷贝。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则 没有命中。3.性能分析(1)命中率：在Cache中访问到信息的概率，一般用模拟实验的方法得到。选择一组有代表性的程序，在程序执行过程中分别统计对Cache的访问次数N1和对主存的访问次数N2，则Cache的命中率为H=N1/（N1+N2）(2)平均实际存取时间：可以用Cache和主存的访问周期T1、T2和命中率H来表示，即T=H·T1+(1-H)·T2。当命中率H→1时，T→T1，即平均实际存取时间T接近于速度比较快的Cache的访问周期T1。(3)访问效率：e=T1/T。4.地址映像当CPU访问内存时，用的是访问主存的地址，由该地址变为访问Cache的地址称为“地址变换”。 变换过程采用硬件实现，以达到快速访问的目的。地址映像方式有：全相联方式、直接方式和组相 联方式。(1)全相联映像方式：为便于主存和Cache之间的数据传送，应使主存和Cache每个数据块的大小相同。我们把Cache的数据块称为行，把主存的数据块称为块。全相联映像方式的映像原则是主存中任何一块均可装入到Cache中的任一行中。为能实现访存地址的变换，主存的块地址存于Cache行的标记部分中，这就使得地址变换结构可由相联存储器担任。(2)直接映像方式：主存按Cache的大小分成区，主存每一个分区内的块数与Cache的总块数正好相等，把主存各个区中相对块号相同的那些块映像到Cache中同一块号的那个确定块中。(3)组相联映像方式：规则是把Cache分成u“组，每组v行，主存块存放到Cache的组是固定的， 而存放到该组的行是任意的，即组间是直接映像，组内是全相联映像。^五、磁盘存储器磁盘存储器是外存中最常用的存储介质，存取速度较快且具有较大的存储容量，分为软盘和 硬盘存储器。1.磁盘性能和容量计算(1)存储密度：单位长度或单位面积的磁表面能存储的二进制信息量。 道密度：沿磁盘半径方向单位长度上的磁道数，单位为道/英寸。 位密度：磁道单位长度上能记录的二进制代码位数，单位为位/英寸。 面密度：位密度和道密度的乘积，单位为位/平方英寸。(2)存储容量：有非格式化容量和格式化容量之分。 非格式化容量：磁记录表面可以利用的磁化单元总数，计算公式为 非格式化容量=最大位密度*最内圈周长*总磁道数 格式化后容量：按照某种特定的记录格式所能存储信息的总量，也就是用户可以真正使用的容量，计算公式为: 格式化容量=每面磁道数*每道扇区数*每个扇区字节数*盘面数(3)平均存取时间：从发出读写命令后，磁头从某一起始位置移动至新的记录位置，到开始从盘片表面读出或写入信息所需要的时间。计算公式为: 平均存取时间=控制延迟+找道时间+旋转延迟+传输延迟(4)数据传输率：在单位时间内向主机传送数据的字节数。计算公式为 平均数据传输率=内圈周长*位密度*盘片转速。 2.光盘存储器光盘存储器的特点是存储量大、价位低、可靠性高、寿命长。特别适用于图像处理、大型数 据库系统、多媒体教学等领域。光盘有音频光盘、视频光盘和计算机用数字光盘之分。按其功能不同，可分为CD-ROM(只读型光盘)、WORM（可写一次型光盘）和可重写型光盘。3.USB移动硬盘和USB闪存盘USB移动硬盘容量大，支持热插拔，即插即用。USB闪存盘又称为U盘，是使用闪存作为存储介质的一种半导体存储设备，釆用USB接口标准。根据不同的使用要求，U盘还有基本型、加密型、启动型等类型。【试题1-12】 2013年5月真题1常用的虚拟存储器由（1）两级存储器组成。A.主存-辅存 B.主存-网盘 C.Cache-主存　　　　　D. Cache-硬盘解析：主存-辅存　内存在计算机中的作用很大，电脑中所有运行的程序都需要经过内存来执行，如果执行的程序很大或福多，就会导致内存消耗殆尽。为了解决这个问题，Windows中运用了虚拟内存技术，即拿出一部分硬盘空间来处理。【答案：（1）A】【试题1-13】 2013年11月真题1在程序执行过程中，Cache与主存的地址映像由（1）。A.硬件自动完成 B.程序员调度C.操作系统管理 D.程序员与操作系统协同完成解析：程序执行过程中，Cache和主存都被分成若干个大小相等的块，每块由若于个字节组成，主存和Cache的数据交换是以块为单位，需要考虑二者地址的逻辑关系。地址映像：把主存地址空间映像到Cache地址空间，即按某种规则把主存的块复制到中。映像可分为全相联映像、直接映像和组相联映像等。Cache的地址变换和数据块的替换算法都采用硬件。【答案：⑴A】【试题1-14】 2013年11月真题4若某计算机字长为32位，内存容量为2GB，按字编址，则可寻址范围为 （4）。A.1024M　　　　B.１GB　　　 C.512MB　　　　D.２GB解析：计算机字长为32位，内存容量为2GB，按字节编址，它的寻址范围是2G。按字编址，它的寻址范围是2G*8/32=0.5G=512MB。【答案:（4）C】【试题1-15】 2012年5月真题1位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由（1）完成。 ^A.硬件 B.软件 C.用户 D.程序员解析：基本概念题，Cache与内存之间的地址转换由硬件完成。【答案：（1）A】【试题1-16】 2012年5月真题2内存单元按字节编址，地址0000A000H?0000BFFFH共有（2）个存储单元。A.8192K B.1024K C.13K D.8K解析：BFFFH-A00H+1= 2000H=213=23 * 210=8K。【答案：（2）D】【试题1-17】 2012年5月真题3相联存储器按（3）访问。A.地址 B.先入后出的方式 C.内容 D.先入先出的方式解析：相联存储器是一种按内容寻址的存储器。其工作原理就是把数据或数据的某一部分作为关键字， 将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据。【答案：⑶C】【试题1-18】 2012年11月真题2计算机中主存储器主要由存储体、控制线路、地址寄存器、数据寄存器和（2）组成。A.地址译码电路 B.地址和数据总线C.微操作形成部件 D.指令译码器解析：主存储器一般由地址寄存器、数据寄存器、存储体、控制线路和地址译码电路等部分组成。【答案：⑵A】【试题1-19】 2011年11月真题3在程序的执行过程中，Cache与主存的地址映像由（3）。A.专门的硬件自动完成 B.程序员进行调度C.操作系统进行管理 D.程序员和操作系统共同协调完成解析：程序执行过程中，Cache和主存都被分成若干个大小相等的块，每块由若千个字节组成，主存和的数据交换是以块为单位，需要考虑二者地址的逻辑关系。地址映像：把主存地址空间映像到Cache地址空间，即按某种规则把主存的块复制到Cache中。映像可分为全相联映像、直接映像和组相联映像等。Cache的地址变换和数据块的替换算法都采用硬件 实现。【答案：（3）A】【试题1-20】 2011年11月真题2若某计算机系统的I/O接口与主存采用统一编址，则输入输出操作是通过（2）指令来完成的。A.控制 B.中断C.输入输出 D.访存解析：CPU对I/O端口的编址方式主要有两种：一是独立编址方式，二是统一编址方式。独立编址方式是指系统使用一个不同于主存地址空间之外的单独的一个地址空间为外围设备及接口中的所有I/O端口分配I/O地址。在这种方式下，CPU指令系统中有专门的用于与设备进行数据传输的输入输出指令，对设备的访问必须使用这些专用指令进行。统一编址方式是指I/O端口与主存单元使用同一个地址空间进行统一编址。在这种方式下，CPU指令系统中无须设置专门的与设备进行数据传输的输入输出指令，I/O端口被当成主存单元同样对待，对主存单元进行访问和操作的指令可以同样用于对I/O端口的访问和操作。【答案：⑵ D】【考点1.4】输入输出系统―、接口的功能及分类1.I/O接口接口又称为界面，指两个相对独立子系统之间的相连部分。用于连接主机和I/O设备的这个转换机构就是I/O接口电路。I/O接口的主要功能如下:地址译码功能。(1)在主机和I/O设备间交换数据、控制命令及状态信息等。(2)支持主机采用程序查询中断、DMA等访问方式。(3)提供主机和I/O设备所需的缓冲、暂存、驱动能力。(4)进行数据的类型、格式等方面的转换。2.接口的分类（1）按数据的传送格式分为并行接口和串行接口。（2）按主机访问I/O设备的控制方式，可分为程序查询接口、中断接口、DMA接口以及通道控制器、I/O处理机等。（3）按时序控制方式可分为同步接口和异步接口。二、I/O端口的寻址1.独立的I/O寻址方式I/O设备的端口地址空间与存储器地址空间是完全分开、相互独立的。使用分开的控制信号来区分是对存储器寻址还是对I/O寻址。对I/O设备的管理是使用专门的输入和输出指令来实现数据的传送。2.存储器映像I/O寻址方式将外围设备的一个端口作为存储器的一个单元来对待每一个外设端口占用存储器的一个地 址单元。存储器与I/O设备之间唯一的区别是所占用的地址不同，一般指定I/O端口占用地址线最高 位为“1”的地址空间。对I/O设备的管理，是利用对存储器的存储单元进行操作的指令来实现数据 传送的。确定是对存储器还是对1/0端口进行访问通过地址总线的最高位状态（“1”或“0”） 以及读、写控制信号（RD和WR）来实现。三、接口的控制方式1.直接程序控制 ⑴程序查询方式 在这种方式下，CPU通过执行程序查询外设的状态，判断外设是否准备好进行数据传送。 (2)立即程序传送方式 在这种方式下，I/O接口总最准备好接收来自主机的数掉，或随时進备向主机输入数据，CPU无须查看接口的状态，而直接执行输入/输出指令进行数据传送。这种方式又称为无条件传送或同步传送。2.中断方式当出现来自系统外部、机器内部甚至处理机本身的任何例外时CPU暂停执行现行程序，转去处理这些事件，等处理完成后再返回来继续执行原先的程序。中断处理过程为：（1）CPU收到中断请求信号后，如果CPU的中断允许触发器为1，则在当前指令执行完成后，响应中断。（2）CPU保护好被中断的主程序的断点及现场信息。（3）CPU根据中断类型码从中断向量表中找到对应的中断服务程序的入口地址，并进入中断服务程序。 丨（4）中断服务程序执行完毕后，CPU返回中断点处继续执行刚才被中断的程序。3.直接存储器存取（DMA）方式DMA方式不是用软件而是采用一个专门的控制器来控制内存与外设之间的数据交流，无须CPU介入，可大大提高CPU的工作效率。工作过程大致如下:（1）向CPU申请（DMA）传送。（2）获CPU允许后，DMA控制器接管系统总线的控制权。（3）在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传送，在传送过程中不需要中央处理器参与。开始时需提供要传送的数据的起始地址和数据长度。（4）传送结束后，向CPU返回DMA操作完成信号。4.I/O通道通道又称输入/输出处理器（IOP），目的使CPU摆脱繁重的输入输出负担和共享输入输出接口，多用于大型计算机系统中。根据多台外围设备共享通道的不同情况，可将通道分为三种类型：字节多路通道、选择通道和数组多路通道。【试题1-21】 2013年5月真题2中断向量可提供（2）。A. I/O设备的端口地址 B.所传送数据的起始地址C．中断服务程序的入口地址 D.主程序的断点地址解析：早期的微机系统中将由硬件产生的中断标识码（中断源的识别标志，可用来形成相应的中断服务程序的入口地址或存放中断服务程序的首地址）称为中断向量。中断向量是中断服务程序的入口地址。在 某些计算机中，中断向量的位置存放一条跳转到中断服务程序入口地址的跳转指令。【答案：⑵ C】【试题1-22】 2013年5月真题3为了便于实现多级中断，使用（3）来保护断点和现场最有效。A.ROM B.中断向量表 C.通用寄存器 D.堆栈解析：堆栈是一种数据项按序排列的数据结构，只能在一端（称为栈顶（top）)对数据项进行插入和删除。为了便于实现多级中断，使用堆栈来保护断点和现场最有效。【答案：⑶ D】【试题1-23】 2013年5月真题4DMA工作方式下，在(4）之间建立直接的数据通信。A.CPU与外设 B. CPU与主存 C.主存与外设 D.外设与外设解析：DMA即直接内存访问模式，简单地说，总线控制权在CPU “手上”，外设无权直接访问内存， 需要CPU参与，但DMA控制器从CPU那“偷出”几个时钟来控制总线，让外设可以直接访问内存，这样外设的读写就不需要CPU参与，降低了CPU的占用率。【答案：⑷ C】【试题1-24】 2010年11月真题1在输入输出控制方法中，采用（1）可以使得设备与主存间的数据块传送无需CPU干预。A.程序控制输入输出 B.中断C.DMA D.总线控制解析：DMA(Direct MemoryAccess)技术通过硬件控制将数据块在内存和输入输出设备间直接待送，不需要CPU的任何干涉，只需CPU在过程开始启动与过程结束时的处理，实际操作由DMA硬件直接执行完成，CPU在传送过程中可做别的事情。【答案：(1)C】 【考点1.5】 总线系统一、总线的定义与分类总线是连接多个设备的信息传送通道，是一组信号线，一般可分为芯片内总线、元件级总线、 内总线、外总线。 ^(1)内总线内总线又称系统总线，是计算机各组成部分（CPU、内存和外设接口）间的连接。系统总线信号按功能可分为三类：地址总线、数据总线、控制总线。常见的内总线标准有：1)ISA总线(Industry Standard Architecture)：数据线16，地址线24。2)EISA总线(Enhanced Industry Standard Architecture)：是ISA总线的扩展，现用在服务器上，数据线32位，与ISA总线兼容。3)PCI总线(Peripheral Computer INterconnect)：目前微型机上广泛釆用的内总线。PCI总线的工作与处理机的工作是并行的。PCI总线上的设备是可即插即用的。(2）外总线外总线又称通信总线，是计算机对外的接口，可直接与相应的外设连接或与其他计算机相连接。常见的外总线标准有:串行总线接口(RS-232):是国际通用的一种串行通信接口标准。1)SCSI总线(Small Computer System Interface):是一条并行外部总线，广泛用于连接软硬 磁盘、光盘、扫描仪等。2)通用串行总线USB(Universal Serial Bus)：USB接口提供电源，最大数据传输率为12Mbit/s， 支持可即插即用功能。3)IEEE1394(Firewire):由6条信号线组成，可连接设备数多，传输速度快，支持即插用。二、总线的指标(1)总线宽度：一次可以传输数据的位数，S100为8位，ISA为16位，EISA为32位，PCI-2可达64位。总线宽度不会超过微处理器外部数据总线的宽度。(2)总数工作频率：总线信号中有一个CLK时钟信号,CLK越高每秒钟传输的数据量越大。ISA、EISA为8MHZ，PCI为33.3MHZ， PCI-2为66.6MHZ。(3)单个数据传输周期：不同的传输方式，每个数据传输所用CLK周期数不同。ISA要2个周 期，PCI用1个周期。这决定总线最高数据传输率。三、SCSI接口SCSI是小型计算机系统接口，常用标准如表1-2所示。 【试题1-25】 2011年5月真题3在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以(3)。A.提高数据传输速度 B.提高数据传输量C.减少信息传输线的数量 D.减少指令系统的复杂性解析：计算机系统中采用总线结构可以减少信息传输线的数量。【答案：(3)C】【考点1.6】 指令系统―、指令指令是指挥计算机完成各种操作的基本命令。^(1)指令格式：计算机的指令由操作码字段和操作数字段两部分组成。(2)指令长度：有固定长度的和可变长度的两种。有些RISC的指令是固定长度的，但目前多数计算机系统的指令是可变长度的。指令长度通常取8的倍数。(3)指令种类：数据传送指令、算术运算指令、位运算指令、程序流程控制指令、串操作指令、处理器控制指令。二、寻址方式(1)立即寻址:操作数作为指令的一部分而直接写在指令中，这种操作数称为立即数。(2)寄存器寻址:指令所要的操作骛已存储在某寄存器中，或把目标操作数存入寄存器。(3)直接寻址：指令所要的操作数存放在内存中，在指令中直接给出该操作数的有效地址。(4)寄存器间接寻址:操作数在存储器中，操作数的有效地址用SI、DI、BX和BP等4个寄存器之一来指定。(5)寄存器相对寻址:操作数在存储器中广其有效地址是一个基址寄存器（BX、BP）或变址寄存器（SI、DI）的内容和指令中的8位/16位偏移量之和。(6)基址加变址寻址方式:操作数在存储器中，其有效地址是一个基址寄存器(BX、BP)和 一个变址寄存器（SI、DI）的内容之和。(7)相对基址加变址寻址：操作数在存储器中，其有效地址是一个基址寄存器(BX、BP)的 值、一个变址寄存器（SI、DI）的值和指令中的8位/16位偏移量之和。三、复杂指令集计算机在计算机发展的早期，计算机技术水平较低，硬件较为简单，由硬件实现的指令系统的功能也就简单，一般只有定点的加减及逻辑运算、数据传送和程序转移等数十条最基本的指令。随着计算机逻辑元件的迅猛发展，特别是超大规模集成电路的发展，机器的造价、体积、功耗及可靠性等方面都有了长足的发展；同时，随着计算机应用领域日益广泛，对指令系统功能的要求越来越高，使指令系统逐渐发展到几百种，寻址方式也更加灵活多样，具备这种指令系统的计箅机称为复杂指令集计算机（Complex Instruction Set Computer,CISC）。使指令系统变得越来越复杂的出发点有：(1)使目标程序得到优化；(2)给高级语言提供更好的支持；(3)提供对操作系统的支持。CISC的结构复杂，这不仅增加了计算机的研制周期和成本，而且难以保证其正确性，有时还会降低系统的性能。四、精简指令集计算机RISC在指令系统中只有大约20%的最简单的指令被经常使用，其使用频度达80%。若只保留20%的最简单的指令，使指令尽可能简单，从而设计一种硬件结构十分简单、执行速度很高的CPU,这就是精简指令集计算机(RISC)。1. RISC设计思想任何一个程序在计算机上的执行时间P可以用下面的公式来计算: P=I*CPI*T其中I是程序经编译后的机器指令数,CPI是执行每条指令所需的平均机器周期数，T为每个机器周期的时间。RISC设计思想就是通过增加I，但减少了CPI和T,从而提高计算机的运算速度。对于一个程序，从编译器的角度来说，需要解决的问题的复杂性并没有降低，而指令系统的复杂度降低了，实际上是把复杂性留给了编译器。2.RISC特点RISC简化了的控制器，同时提高了处理速度，具有如下特点：1)指令种类少，一般只有十几到几十条简单的指令。2)指令长度固定，指令格式少，这可使指令译码更加简单。3)寻址方式少，适合于组合逻辑控制器，便于提高速度。4)设置最少的访内指令。访问内存比较花时间，尽量少用。5)在CPU内部设置大量的寄存器，使大多数操作在速度很快的内部进行。6)非常适合流水线操作，由于指令简单，并行执行就更易实现。【试题1-26】 2012年5月真题4若CPU要执行的指令为“MOVR1，#45”（即将数值45传送到寄存器R1中），则该指令中采用的寻址方式为（4）。A.直接寻址和立即寻址 B.寄存器寻址和立即寻址C.相对寻址和直接寻址 D.寄存器间接寻址和直接寻址解析：操作数作为指令的一部分而直接写在指令中为立如寻址，把目标操作数存入寄存器的为寄存器寻址。【答案：(4)B】【试题1-27】 2011年5月真题2指令系统中采用不同寻址方式的目的是（3）。A.提高从内存获取数据的速度 B.提高从外存获取数据的速度C.降低操作码的译码难度 D.扩大寻址空间并提高编程灵活性：解析：指令系统中采用不同寻址方式的目的是缩短指令长度，扩大寻址空间，提高编程灵活性。【答案：(2)D】【试题1-28】 2010年5月真题1计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其（1） 。A.操作码应存入指令寄存器（IR），地址码应存入程序计数器(PC)B.操作码应存入程序计数器(PC)，地址码应存入指令寄存器（IR）C.操作码和地址码都应存入指令寄存器D.操作码和地址码都应存入程序计数器解析：指令寄存器（IR）用来保存当前芷在执行的一条指令。当执行一条指令时，先把它从内存取到数据寄存器(DR）中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器就是做这项工作的。指令寄存 器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。【答案:(1)C】 【考点1.7】系统可靠性基础―、基本概念系统的可靠性：从它开始运行(t=0)到某时刻t这段时间内能正常运行的概率，用R(t)表示。失效率：单位时间内失效的元件数与元件总数的比例，通常用λ表示。当为常数时，可靠性与失效率的关系为：R(t)=e-λt。平均无故障时间(MTBF)：两次故障之间系统能正常工作的时间的平均值。它与失效率的关系为MTBF=1/λ平均失效前时间（MTTF）：从敌障发生到机器修复平均所需要的时间。而通常用平均修复时间（MTTR）来表示计算机的可维修性，即计算机的维修效率。可用性：计算机的使用效率，它以系统在执行任务的任意时刻能正常工作的概率A来表示，即A=MTBF/(MTBF+MTTR)。二、系统可靠性模型（1）串联系统：假设一个系统由N个子系统组成，当且仅当所有的子系统都能正常工作时，系统才能正常工作，如图1-6（a）所示。（2）并联系统：假如一个系统由N个子系统组成，只要有一个子系统正常工作，系统就能正常工作，如图1-6（b）所示。（3）N模冗余系统：由N个(N=2n+1)相同的逻辑线路和一个表决器组成，只要有n+1个或n+1个以上能正常工作，系统就能正常工作，输出正确的结果,如图1-6（c）所示。 各系统的可靠性和失效率的计算公式如表1-3所示。 注：是从N个元素中选i元素的组合数，值为： 当N=3时 【试题1-29】 2011年5月真题4某计算机系统由图1-7所示的部件构成，假定每个部件的千小时可靠度为R，则该系统的千小时可靠度为 ⑷ 。 图1-7A.R+2R/4 B.R+R2/4 C.R(1-(1-R) 2) D.R(1-(1-R)2)2解析：并行的可靠度=1-R(1-R) (1-R)总可靠度=（1-R(1-R) (1-R)）x R x（1-R(1-R) (1-R)）【答案：(4)D】【试题1-30】 2011年5月真题5软件产品的可靠度并不取决于(5)。A.潜在错误的数量 B.潜在错误的位置C.软件产品的使用方法 D.软件产品的开发方式解析：软件产品的可靠度取决于潜在错误的数量、潜在错误的位置以及软件产品的使用方法，所以选D。 【答案：(5)D】